电子技术

应用段固定折叠计数器的低功耗测试方案

展开
  • 1.合肥工业大学计算机与信息学院,合肥230009
    2.中国科学院计算技术研究所,北京100090
陈田,讲师,博士生,研究方向:低功耗测试、内建自测试、测试数据压缩等,E-mail: ct@hfut.edu.cn;梁华国,教授,博导,研究方向:内建自测试、数字系统设计自动化、ATPG算法、分布式控制等,E-mail: huagulg@hfut.edu.cn

收稿日期: 2009-05-25

  修回日期: 2010-06-20

  网络出版日期: 2010-07-23

基金资助

国家自然科学基金(No.60876028, No.60633060);国家“863”高技术研究发展计划基金(No. 007AA01Z113-1); 博士点基金
(No.200803590006);安徽省高校省级自然科学研究重点项目基金(No.KJ2010A280)资助

摘要

提出了一种低功耗的测试模式生成方法,采用段固定折叠计数器将确定的测试立方集嵌入片上生成的测试模式序列中. 该测试模式生成器需要依赖随机访问扫描体系结构,测试时新的测试模式可直接载入扫描单元而不需要经过扫描移位. 基于ISCAS-89基准电路的实验表明,该文提出的方案可以有效降低测试数据量、测试应用时间和测试功耗.

本文引用格式

陈田1, 梁华国1, 张敏生1, 王伟1;2, 易茂祥1 . 应用段固定折叠计数器的低功耗测试方案[J]. 应用科学学报, 2010 , 28(4) : 399 -405 . DOI: 10.3969/j.issn.0255-8297.2010.04.012

Abstract

A test pattern generation method for low power test is proposed. The deterministic set of test cubesis embedded into the test pattern sequences generated with a segment fixing folding counter. This test pattern generator relies on the random access scan (RAS) architecture. In RAS, a new test pattern is directly loaded into scan cells without a shift procedure. Experimental results on ISCAS-89 benchmark circuits demonstrate
that this scheme can reduce data volume, application time and power consumption of the test simultaneously.

文章导航

/